— 以業(yè)界首款采用 CXL 3.1 及 PCIe Gen6 并支持 LPDDR5 的 FPGA 器件擴展第二代 Versal 產(chǎn)品組合，助力快速連接、更高效數(shù)據(jù)遷移并釋放更多內(nèi)存?—

2024 年 11 月 12 日，加利福尼亞州圣克拉拉?--?AMD（超威，納斯達克股票代碼：AMD）宣布推出第二代 AMD Versal? Premium 系列，這款自適應 SoC 平臺旨在面向各種工作負載提供最高水平系統(tǒng)加速。第二代 Versal Premium 系列將成為 FPGA 行業(yè)首款在硬 IP 中采用 Compute Express Link （CXL?）3.11?與 PCIe??Gen6 并支持 LPDDR5 存儲器的器件。

這些下一代接口和存儲器技術能夠在處理器和加速器之間快速且高效地訪問和遷移數(shù)據(jù)。CXL 3.1 和 LPDDR5X 能助力更快速地釋放更多內(nèi)存，以滿足數(shù)據(jù)中心、通信以及測試測量市場中數(shù)據(jù)密集型應用日益增長的實時處理和存儲需求。

AMD 高級副總裁兼自適應和嵌入式計算事業(yè)部總經(jīng)理 Salil Raje 表示：“系統(tǒng)架構師始終尋求在更小的空間內(nèi)裝入更多數(shù)據(jù)，并在系統(tǒng)各部分之間更高效地遷移數(shù)據(jù)。第二代 Versal 產(chǎn)品組合的最新成員可幫助客戶提升整體系統(tǒng)吞吐量和存儲器資源利用率，以實現(xiàn)更高性能，并為從云到邊緣的最嚴苛應用提供洞察?！?/p>

加速主機連接

?AMD 通過支持 CXL 來倡導開放式創(chuàng)新，CXL 是處理器與器件（例如，基于 FPGA 的加速器）之間的開放式行業(yè)標準互連技術。第二代 Versal Premium 器件支持業(yè)界最快的主機接口 CXL 3.1 和 PCIe Gen6，可實現(xiàn)行業(yè)領先的高帶寬主機 CPU 到加速器連接。與支持 PCIe Gen4 或 Gen5 的 FPGA 相比，PCIe Gen6 能提供了 2 至 4 倍的線速率2，而運行 PCIe Gen6 的 CXL 3.1 在類似時延下則能提供使用 CXL 2.1 器件的雙倍帶寬3，以及增強的架構和一致性功能。

此外，通過將第二代 Versal Premium 系列搭配 AMD EPYC? CPU，系統(tǒng)架構師能夠利用經(jīng) CXL 或 PCIe 連接到高性能 CPU 的最新 AMD FPGA 的器件，以加速數(shù)據(jù)密集型應用并滿足快速的數(shù)據(jù)增長需求。CXL 還能提供內(nèi)存一致性的額外益處，有助于實現(xiàn)真正的異構加速計算。

提高存儲器帶寬及利用率

第二代 AMD Versal Premium 系列自適應 SoC 能以至高 8533 Mb/s 的最快速 LPDDR5 存儲器連接加速存儲器帶寬，帶來更快速的數(shù)據(jù)傳輸和實時響應。與采用 LPDDR4/5 存儲器的同類器件相比，這種超快的增強型 DDR 存儲器可將主機連接速度提升至高 2.7 倍4。

與 CXL 存儲器擴展模塊進行連接可使總帶寬較之單獨使用 LPDDR5X 存儲器高出至多 2.7 倍5。因此，第二代 Versal Premium 系列允許為多個加速器實現(xiàn)可擴展的內(nèi)存池和擴展，進而優(yōu)化存儲器利用率并增加帶寬和容量。

通過為多個器件動態(tài)分配內(nèi)存池，第二代 Versal Premium 系列自適應 SoC 旨在提高多頭單邏輯器件（ MH-SLD ）的存儲器利用率，使其無需架構或交換機即可運行，同時支持至多兩個 CXL 主機。

加強數(shù)據(jù)安全

增強的安全功能有助于第二代 Versal Premium 系列在傳輸和靜態(tài)狀態(tài)下均可快速、安全地傳輸數(shù)據(jù)。其是業(yè)界首款在硬 IP 中提供集成 PCIe? 完整性和數(shù)據(jù)加密（ IDE ）支持的 FPGA 器件6。硬核 DDR 內(nèi)存控制器內(nèi)置的內(nèi)聯(lián)加密可助力保護靜態(tài)數(shù)據(jù)，而 400G 高速加密引擎則能幫助器件以至高 2 倍的線速率保護用戶數(shù)據(jù)，從而實現(xiàn)更快速的安全數(shù)據(jù)事務7。

第二代 AMD Versal Premium 系列開發(fā)工具預計將于 2025 年第二季度提供，隨后于 2026 年初提供芯片樣片。預計將于 2026 年下半年開始量產(chǎn)出貨。